/gcc/testsuite/gcc.target/arm/simd/
../
neon-vrndx_f32_1.c
neon-vrndxq_f32_1.c
simd.exp
vextQf32_1.c
vextQp16_1.c
vextQp64_1.c
vextQp8_1.c
vextQs16_1.c
vextQs32_1.c
vextQs64_1.c
vextQs8_1.c
vextQu16_1.c
vextQu32_1.c
vextQu64_1.c
vextQu8_1.c
vextf32_1.c
vextp16_1.c
vextp64_1.c
vextp8_1.c
vexts16_1.c
vexts32_1.c
vexts64_1.c
vexts8_1.c
vextu16_1.c
vextu32_1.c
vextu64_1.c
vextu8_1.c
vmaxnm_f32_1.c
vmaxnmq_f32_1.c
vminnm_f32_1.c
vminnmq_f32_1.c
vrev16p8_1.c
vrev16qp8_1.c
vrev16qs8_1.c
vrev16qu8_1.c
vrev16s8_1.c
vrev16u8_1.c
vrev32p16_1.c
vrev32p8_1.c
vrev32qp16_1.c
vrev32qp8_1.c
vrev32qs16_1.c
vrev32qs8_1.c
vrev32qu16_1.c
vrev32qu8_1.c
vrev32s16_1.c
vrev32s8_1.c
vrev32u16_1.c
vrev32u8_1.c
vrev64f32_1.c
vrev64p16_1.c
vrev64p8_1.c
vrev64qf32_1.c
vrev64qp16_1.c
vrev64qp8_1.c
vrev64qs16_1.c
vrev64qs32_1.c
vrev64qs8_1.c
vrev64qu16_1.c
vrev64qu32_1.c
vrev64qu8_1.c
vrev64s16_1.c
vrev64s32_1.c
vrev64s8_1.c
vrev64u16_1.c
vrev64u32_1.c
vrev64u8_1.c
vtrnf32_1.c
vtrnp16_1.c
vtrnp8_1.c
vtrnqf32_1.c
vtrnqp16_1.c
vtrnqp8_1.c
vtrnqs16_1.c
vtrnqs32_1.c
vtrnqs8_1.c
vtrnqu16_1.c
vtrnqu32_1.c
vtrnqu8_1.c
vtrns16_1.c
vtrns32_1.c
vtrns8_1.c
vtrnu16_1.c
vtrnu32_1.c
vtrnu8_1.c
vuzpf32_1.c
vuzpp16_1.c
vuzpp8_1.c
vuzpqf32_1.c
vuzpqp16_1.c
vuzpqp8_1.c
vuzpqs16_1.c
vuzpqs32_1.c
vuzpqs8_1.c
vuzpqu16_1.c
vuzpqu32_1.c
vuzpqu8_1.c
vuzps16_1.c
vuzps32_1.c
vuzps8_1.c
vuzpu16_1.c
vuzpu32_1.c
vuzpu8_1.c
vzipf32_1.c
vzipp16_1.c
vzipp8_1.c
vzipqf32_1.c
vzipqp16_1.c
vzipqp8_1.c
vzipqs16_1.c
vzipqs32_1.c
vzipqs8_1.c
vzipqu16_1.c
vzipqu32_1.c
vzipqu8_1.c
vzips16_1.c
vzips32_1.c
vzips8_1.c
vzipu16_1.c
vzipu32_1.c
vzipu8_1.c